Notice
Recent Posts
Recent Comments
Link
일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | 2 | 3 | 4 | 5 | ||
6 | 7 | 8 | 9 | 10 | 11 | 12 |
13 | 14 | 15 | 16 | 17 | 18 | 19 |
20 | 21 | 22 | 23 | 24 | 25 | 26 |
27 | 28 | 29 | 30 | 31 |
Tags
- 명령어
- Sector
- 공인 IP
- Public IP
- interrupt
- physical address
- cache
- Clean code
- refactoring
- MMU
- 리펙토링
- float
- L3 Router
- L2 switch
- page
- network
- floating point
- 클린 코드
- addressing mode
- private ip
- Code complete
- CPU
- register
- 가독성
- ack
- TCP
- ALU
- osi 7
- 코드 컴플릿
- 사설 IP
Archives
- Today
- Total
Software Lab
2. Memory Hierarchy 본문
CPU와 저장 장치들(L1 Cache, L2 Cache, Main Memory, Disk) 간에는 아래와 같은 데이터 전송 구조를 가진다. 빈번히 사용되는 데이터 일수록 비싸지만 빠른 장치에 저장된다. 그리고 CPU는 빠른 저장 장치 순으로 데이터를 찾게 된다. L1 Cache, L2 Cache, Main Memory, Disk 순으로 처리 속도가 빠르지만 비싸다.
CPU에 비하면 메모리는 느린 장치이다. 만약 L1/L2 Cache 가 없다면 CPU와 메모리 간에 데이터 전송할 때 병목현상이 발생하게 된다.
|
'컴퓨터 구조 > Cache' 카테고리의 다른 글
4. Cache operation (1) | 2022.09.23 |
---|---|
3. SRAM vs DRAM (0) | 2022.09.23 |
1. 지역성 (0) | 2022.09.22 |
Comments