일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | 2 | 3 | 4 | 5 | ||
6 | 7 | 8 | 9 | 10 | 11 | 12 |
13 | 14 | 15 | 16 | 17 | 18 | 19 |
20 | 21 | 22 | 23 | 24 | 25 | 26 |
27 | 28 | 29 | 30 |
- TCP
- 명령어
- ack
- 사설 IP
- refactoring
- 리펙토링
- network
- ALU
- physical address
- MMU
- cache
- interrupt
- register
- private ip
- addressing mode
- float
- 코드 컴플릿
- Clean code
- page
- L2 switch
- Public IP
- floating point
- CPU
- Sector
- 공인 IP
- Code complete
- 클린 코드
- L3 Router
- 가독성
- osi 7
- Today
- Total
목록cache (3)
Software Lab

아래 그림에서 왼쪽은 32byte를 저장할 수 있는 Cache 구조이고, 오른쪽은 8bit address를 가지는 메모리이다. address를 2진수로 표현 했을 때 tag, set, word의 3개 영역으로 나뉠 수 있다. 만약 CPU가 메모리에 있던 데이터 B를 사용했다면 Cache에 아래 그림과 같이 복사 된다. 지정된 set, word의 slot에 저장되고 tag 값은 별도로 기록한다. 그런데 B만 복사 되는 게 아니라 같은 block에 있던 다른 데이터들도 함께 복사되는 것을 알 수 있다. 프로그램 데이터는 공간 지역성을 가진다. B가 사용되었다면 근처에 있는 다른 A, C, D 또한 가까운 미래에 사용될 확률이 높다. 이 때문에 block 단위로 복사된다. 다음으로 X, F를 사용해서 다음과 ..

SRAM(Static ram)으로 L1/L2 Cache를 만든다. DRAM(Dynamic ram)으로 주기억 장치인 Memory를 만든다. 아래 그림은 각각 1bit에 대한 회로이다. DRAM은 축전기(Capacitor)을 사용한다. 축전기는 시간이 지나면 자연 방전되므로 전압을 주기적으로 공급(Refresh) 해주어야 한다. 그래서 DRAM(Dynamic ram) 이라고 한다. 반면 SRAM(Static ram)은 그럴 필요가 없으므로 SRAM이라고 한다. 1bit 회로 면적은 SRAM이 DRAM에 비해 대략 4배 이상 더 크다. SRAM, DRAM 같은 반도체를 만들때 웨이퍼에 노광하는데 SRAM이 DRAM에 대비 웨이퍼당 생산량이 적다. 따라서 DRAM으로 만드는 Memory에 비해 SRAM으로 만..

CPU와 저장 장치들(L1 Cache, L2 Cache, Main Memory, Disk) 간에는 아래와 같은 데이터 전송 구조를 가진다. 빈번히 사용되는 데이터 일수록 비싸지만 빠른 장치에 저장된다. 그리고 CPU는 빠른 저장 장치 순으로 데이터를 찾게 된다. L1 Cache, L2 Cache, Main Memory, Disk 순으로 처리 속도가 빠르지만 비싸다. CPU에 비하면 메모리는 느린 장치이다. 만약 L1/L2 Cache 가 없다면 CPU와 메모리 간에 데이터 전송할 때 병목현상이 발생하게 된다. L1 Cache : 저장 장치 중에서 속도가 제일 빠르고 비싸다. CPU가 데이터를 제일 처음 찾는 곳이다. CPU에 데이터를 word 단위로 제공한다. SRAM(Static ram)으로 만든다. L..